申请日2007.09.14
公开(公告)日2008.03.05
IPC分类号H03M7/00; H04J13/00
摘要
本发明公开了一种WCDMA系统的传输格式字译码快速流水处理装置，包括：输入控制器(100)、快速哈达码变换处理器(200)、比较处理器(300);其中，所述输入控制器(100)用于对输入的序列rk进行掩码处理;所述快速哈达码变换处理器(200)用于完成快速哈达码变换，并输出一组变换后序列yk;所述比较处理器(300)对yk进行比较得到ym，并对计算得到的ym进行比较，得到Yi，m。本发明通过流水并行最大程度地节省了处理时间;另外，比较处理器中最大值选取部件通过分时复用比较器，最大程度地节省了逻辑资源。
权利要求书
1.一种WCDMA系统的传输格式字译码快速流水处理装置，其特征在 于，包括：输入控制器(100)、快速哈达码变换处理器(200)、比较处理 器(300);其中，
所述输入控制器(100)用于对输入的序列rk进行掩码处理，并输出一 组序列rk′;
所述快速哈达码变换处理器(200)用于对rk′完成快速哈达码变换，并 输出一组变换后序列yk;
所述比较处理器(300)对yk进行比较得到ym，并对计算得到的ym进行 比较，得到Yi，m。
2.如权利要求1所述的装置，其特征在于，所述输入控制器(100)每 5个时钟节拍完成所述序列rk′的输出。
3.如权利要求1所述的装置，其特征在于，所述快速哈达码变换处理 器(200)每5个时钟节拍完成一次计算。
4.如权利要求1至3任一所述的装置，其特征在于，所述比较处理器 (300)由16个分时复用比较器组成，用于依次完成32选16、16选8、8 选4、4选2、2选1的选择比较过程。
说明书
WCDMA系统的传输格式字译码快速流水处理装置
技术领域
本发明涉及本发明涉及WCDMA(宽带码分多址)系统基站的TFCI(传 输格式字)译码处理技术，尤其涉及的是基站上行DPCCH(专用物理控制 信道)的TFCI译码处理硬件实现装置。
背景技术
在WCDMA系统的上行方向，TFCI经过(32，10)第二级Reed-Muller 编码(又称RM码)产生32bit码字，搭载在DPCCH物理信道中发送出去。 相应的，解码时从DPCCH物理帧中相应TFCI域提取TFCI码字，经过快速 哈达码变换译码得到10bitTFCI(a9-a0)。TFCI算法如图1所示，处理步骤 如下：
1、32个有符号数组成一个序列rk(k=0-31);
2、序列rk(k=0-31)与Maskia[k](k=0-31)相乘，得到实数序列相乘时仅根据Maski[k]变更符号位，Maski[k]为0，则rk不变保持原值， Maski[k]为1，则rk取反+1。
其中，Mask={0x00000000，
0x50c7cldd.
0x039bb71c.
0x535c76cl，
0x15f26cac，
0x4535ad71，
0x1669dbb0，
0x46ae1a6d.
0x386ebd44，
0x68a97c99，
0x3bf50a58，
0x6b32cb85，
0x2d9cdle8，
0x7d5b1035，
0x2e0766f4，
0x7ec0a729}
3、将序列r′k(k=0～31)进行位置调整，30行插到第零行;31行插到16 行，得到序列
4、序列r″k(k=0-31)做快速哈达码变换(FHT)：
Y=H5R=G32G32G32G32G32R=G32G32G32G32(G32R)
稀疏矩阵G32如图2所示。
5、快速哈达码变换之后得到序列yk(k=0-31)，找出绝对值最大的一个 ym。
6、依次取Maski(i=0-15)不同的值，重复步骤2-4，共得到16个ym， 取16个ym中最大的一个Yi，m。
7、Yi，m所对应的Maski的序列号i(在0-15中)用二进制表示就是10比特 TFCI的高4位(a9-a6);Yi，m所对应的序列位置m(在0-31中)用5位二进 制表示，就对应了TFCI信息比特的最后低5位(a4-a0);Yi，m的符号表示 TFCI信息比特中的α5，如果Yi，m为正，则α5=0，否则，α5=1。
WCDMA系统中TFCI译码多采用软件实现，因此存在处理时间长、占 用软件资源的缺陷。
发明内容
本发明所要解决的技术问题在于提供一种WCDMA系统的TFCI译码快 速流水处理装置，该装置通过流水并行处理能够大大缩短处理时间、节省逻 辑资源。
本发明的一种WCDMA系统的TFCI译码快速流水处理装置包括：输入 控制器(100)、快速哈达码变换处理器(200)、比较处理器(300);其 中，
所述输入控制器(100)用于对输入的序列rk进行mask(掩码)处理， 并输出一组序列r′k;
所述快速哈达码变换处理器(200)用于对r′k完成快速哈达码变换，并 输出一组变换后序列yk;
所述比较处理器(300)对进行比较得到ym，并对计算得到的ym进行 比较，得到Yi.m。
优选地，所述输入控制器(100)每5个时钟节拍完成所述序列r′k的输 出。
优选地，所述快速哈达码变换处理器(200)每5个时钟节拍完成一次 计算。
优选地，所述比较处理器(300)由16个分时复用比较器组成，用于依 次完成32选16、16选8、8选4、4选2、2选1的选择比较过程。
本发明具有如下优点：1、通过将快速哈达码变换和最大值选取两个部 件分离，快速哈达码变换之后的序列进入最大值选取处理部件，快速哈达码 变换处理部件可以处理下一组序列，通过流水并行最大程度地节省了处理时 间;2、比较处理器中最大值选取部件通过分时复用比较器，最大程度地节 省了逻辑资源。
